SK하이닉스, 차세대 D램 미래 청사진 공개…“30년 혁신의 방향 제시”

SK하이닉스가 8~12일 일본 교토에서 열리는 ‘IEEE VLSI 심포지엄 2025’에서 향후 30년을 내다본 차세대 D램 기술 로드맵을 발표했다. 이번 발표는 반도체 기술의 한계를 돌파하기 위한 SK하이닉스의 중장기 전략을 제시한 것으로, 전 세계 반도체 업계의 이목을 끌었다.

SK하이닉스 차선용 미래기술연구원장(CTO)은 심포지엄 3일차 기조연설에서 “현재의 테크 플랫폼 기반 미세공정은 성능 및 용량 개선에 한계를 보이고 있다”며 “이를 극복하기 위해 10나노급 이하에서 새로운 구조와 소재 혁신을 적용한 4F² VG(Vertical Gate) 플랫폼과 3D D램 기술을 준비 중”이라고 밝혔다.

4F² VG 플랫폼은 기존 6F²보다 셀 면적을 줄여 고집적화를 가능케 하고, 수직 게이트 구조를 통해 데이터 처리 속도와 전력 효율을 동시에 끌어올리는 기술이다. 여기에 회로부를 셀 하단에 배치하는 웨이퍼 본딩 기술을 더해 셀 효율성과 전기적 특성 모두를 향상시킬 수 있다고 설명했다.

차 CTO는 또한 3D D램 기술도 차세대 D램의 또 다른 핵심 축으로 제시했다. 업계에서는 3D 구조의 경우 적층 수에 비례한 제조비용 상승을 우려하지만, SK하이닉스는 기술 혁신을 통해 이러한 비용 문제를 극복하고 경쟁력을 확보할 수 있다고 자신했다. 아울러 D램의 핵심 소재와 구성요소 전반에 걸친 고도화를 병행해, 장기적으로 지속 가능한 성능 향상을 이끌어내겠다는 구상도 밝혔다.

차 CTO는 “2010년 전후만 해도 D램 기술의 한계는 20나노로 여겨졌지만, 지속적인 혁신을 통해 현재까지 발전해왔다”며 “이제는 젊은 엔지니어들에게 새로운 방향을 제시할 기술적 이정표를 만들고, 업계와 협력해 D램의 미래를 현실로 만들겠다”고 말했다.

SK하이닉스는 심포지엄 마지막 날인 12일 박주동 부사장(차세대 D램 TF 담당)을 통해 4F² VG와 웨이퍼 본딩 기술을 적용한 최신 연구 성과를 공개할 계획이다. 이 자리에서는 차세대 D램의 실질적인 전기적 성능 개선 지표와 함께 상용화 가능성도 제시될 예정이다.

이번 발표는 D램 기술이 단순한 미세화의 한계를 넘어서 구조 혁신과 신소재 적용이라는 방향으로 진화하고 있다는 점을 보여줬다는 점에서 업계의 주목을 받고 있다.

SK하이닉스는 이러한 기술 기반을 토대로 메모리 반도체 산업의 미래 주도권 확보에 나설 방침이다. /김재옥기자